#44008 [Perf] [AMD] dsv4: carry aiter DSv4 GEMM tuned rows and mHC tile_m=16 until aiter ships them (7/8)

原始 PR 作者 kkHuang-amd 合并时间 2026-10-16 17:47 文件变更 8 提交数 7 评论 0 代码增减 +1116 / -0

执行摘要

可以先查看基础指标和原始 PR，待分析完成后这里会补齐摘要、风险和完整报告。

分析完成后，这里会展示关键文件、模块状态和带详细注释的源码片段。

当前评论区没有形成足够清晰的争议点或结论，后续有更多讨论时会体现在这里。

分析完成后，这里会补充风险标签、影响范围和建议动作。

#6004 [Triton][DSv4] wqkv_a fp8 blockscale GEMM (N=2048, K=7168): cold-weight tuned configs

#6029 [Triton][CK][DSv4] wq_b / wo_b fp8 blockscale GEMMs (N=8192 K=1536, N=7168 K=2048): cold-weight tuned rows

#6030 [mHC][DSv4] gfx950 fused post+pre: use tile_m=16 for the FP32 fn decode GEMM