vllm-project/vllm

重构 NIXL 连接器为计划驱动传输设计

建议所有参与 kv-connector 的工程师精读此 PR。尤其是： - `tp_mapping.py` 中的 TP 映射计算逻辑，是理解异构 TP 下 KV 缓存传输的关键。 - `worker.py` 中基于 plan 的静态方法，体现了如何通过预计算简化热路径的设计模式。 - 关注 NickLucche 和 ZhanqiuHu 的讨论，理解抽象与直接的权衡。 - 对于测试，`test_tp_mapping.py` 和 `test_nixl_connector_hma.py` 的测试模式值得借鉴。

修复 Gemma4 编码器预算未遵循配置的 max_soft_tokens

值得精读，尤其是 _get_max_soft_tokens 的工具化设计，展示了如何统一处理嵌套配置键以避免重复逻辑和一致性风险。测试用例也很好地覆盖了正常、边界和异常输入。

RISC-V 平台 OMP 线程绑定支持与 nobind 路径加固

值得合并，改动量小、目标明确、测试充分（在 SG2044 硬件上验证了 auto 和 nobind 模式）。此 PR 是 RISC-V CPU 后端支持链中的一环，与 Issue #40119（RVV 注意力核）等形成功能基线。建议使用者关注后续 CPU 架构扩展模式。

修复遗留检查点中已弃用的 rope_type 值兼容性

值得精读。该 PR 展示了如何处理框架迁移期间的向后兼容性问题：通过明确职责（仅修补遗留字段，不替代标准化）和注意调用时序（修补应在标准化之前），避免隐式依赖。建议关注 `patch_legacy_rope_type` 中的三种情况处理，以及嵌套参数的处理方式。

AMD Aiter MoE 保留 tensor 地址以支持权重更新

值得精读。本 PR 展示了一种通用模式：在权重更新场景下通过原地复制保留 tensor 地址以兼容 CUDA Graph。`replace_parameter` 的 `prefer_copy` 参数可作为后续其他后端处理权重更新的参考。此外，对 `moe_kernel` 初始化状态的判断和内核重建的跳过逻辑也值得关注。

修复 CI disaggregated 测试路径

值得合并，修复了 CI 触发遗漏问题，确保代码变更能及时获得测试覆盖。

移除 ROCm workaround 修复 Qwen3.5 TP=2 问题

该 PR 值得合并，因为它修复了一个实际可复现的 bug。建议在合并后，针对不同 ROCm 驱动版本（尤其是较旧版本）进行回归测试，确保内存正确释放。如果可能，建议补充自动化测试覆盖 sleep→wake_up 循环场景。

XPU 平台禁用 CUDA graph 内存估算

值得合入，修复明确，审查充分。建议精读的开发者关注 `vllm/v1/worker/gpu_worker.py` 中的内存估算逻辑，了解跨平台条件判断的设计模式。