vllm-project/vllm

修复 CPU 性能分析器缺失摘要文件输出，确保与 CUDA 行为一致。

该 PR 值得负责性能分析工具链或 CPU 后端的工程师精读，因为它展示了如何通过提取辅助函数来统一跨后端的输出行为，并处理了 API 兼容性细节。关注点包括：1) `_build_profiler_table` 中对 `row_limit` 参数的条件传递设计；2) `_write_profiler_table` 中 URI 路径检查的逻辑复用；3) review 中关于“打印在 rank 0，文件写入在所有 rank”的设计决策及其一致性考量。

修复显式非量化KV缓存数据类型支持，避免Attention后端崩溃。

建议技术管理者和工程师精读此PR，关注get_fp8_kv_cache_data_type函数的设计和DISPATCH_BY_KV_CACHE_DTYPE宏的重构，这些决策提升了代码可维护性并减少了硬编码风险，对于理解KV缓存类型分发机制有重要价值。

改进DCP不支持的错误信息，明确提示用户尝试不同后端或禁用DCP。

该PR值得快速浏览以了解错误信息增强的设计决策，特别是如何将用户指导融入错误消息中。关注`cp_utils.py`中错误信息的重构，它展示了提升用户体验的简单但有效方法。

为KV offloading连接器添加shutdown方法，确保引擎关闭时资源被清理。

建议工程团队精读此PR，特别是vllm/v1/kv_offload/worker/cpu_gpu.py中的GPU传输同步实现和资源清理模式，可作为资源管理最佳实践的参考。

更新Mergify自动标签规则，新增Mistral模型标签并优化现有模型文件匹配路径。

该PR属于常规基础设施维护，变更逻辑清晰，无需深入技术分析。建议团队关注自动标签规则的准确性，定期审查以匹配项目结构变化。对于负责CI/CD或仓库维护的工程师，可快速浏览以了解规则更新。

新增对EXAONE-4.5-33B视觉语言模型的支持，包括基础模型和推测解码集成。

建议技术管理者和工程师精读此PR，重点关注模型集成设计（如基于Qwen2_5_VL的复用模式）、推测解码适配方式，以及review中讨论的初始化正确性和性能优化决策。对于维护多模态模型的开发者，了解`_mark_tower_model`的使用场景尤为关键。

修复CUTLASS分组GEMM尾核中的越界读取，避免非法内存访问。

建议精读此PR以了解CUTLASS尾核中的内存访问优化和形状一致性处理。关注静态断言和切片策略的设计，这对类似内核开发和bug调试有借鉴意义。

为 CPU 平台添加草稿模型推测解码支持，通过 C++ 实现替代 Triton 内核。

该 PR 值得精读，尤其是 C++ 实现中的 OpenMP 并行化设计和猴子补丁集成模式，展示了跨平台内核抽象的技术权衡。建议关注 csrc/cpu/spec_decode_utils.cpp 和 vllm/v1/worker/cpu_model_runner.py 中的设计决策。