vllm-project/vllm

更新CODEOWNERS文件，将xuechendi添加为Intel CPU/XPU和KV传输组件的代码所有者。

此PR无需深入技术审查，但对于项目管理者值得关注，因为它反映了团队职责的正式分配。对于工程师，可以快速浏览以了解谁负责审查Intel CPU/XPU和KV传输相关代码。

优化Triton attention内核的H2D内存复制，通过缓存mm_prefix_range_tensor减少transformer层间气泡。

值得精读，尤其关注高性能计算中内存传输优化的设计决策，如缓存策略选择、避免冗余计算的技巧，以及review中关于性能权衡的讨论。

将EngineCoreReadyResponse的max_model_len字段从可选改为必需，简化类型定义和客户端处理逻辑。

此PR变更简单直接，适合快速浏览以了解类型澄清的最佳实践。对于深入理解vLLM引擎核心通信协议的设计者，值得关注此变更如何通过类型系统提升代码可靠性。

添加跨平台随机种子设置API，统一测试和基准测试的种子管理。

建议技术管理者关注此PR作为跨平台基础设施设计的范例，特别是平台接口的抽象和向后兼容性权衡。工程师可从中学习如何优雅处理多硬件支持，值得精读以理解vLLM的架构演进方向。

修复 CPU 性能分析器缺失摘要文件输出，确保与 CUDA 行为一致。

该 PR 值得负责性能分析工具链或 CPU 后端的工程师精读，因为它展示了如何通过提取辅助函数来统一跨后端的输出行为，并处理了 API 兼容性细节。关注点包括：1) `_build_profiler_table` 中对 `row_limit` 参数的条件传递设计；2) `_write_profiler_table` 中 URI 路径检查的逻辑复用；3) review 中关于“打印在 rank 0，文件写入在所有 rank”的设计决策及其一致性考量。

修复显式非量化KV缓存数据类型支持，避免Attention后端崩溃。

建议技术管理者和工程师精读此PR，关注get_fp8_kv_cache_data_type函数的设计和DISPATCH_BY_KV_CACHE_DTYPE宏的重构，这些决策提升了代码可维护性并减少了硬编码风险，对于理解KV缓存类型分发机制有重要价值。

改进DCP不支持的错误信息，明确提示用户尝试不同后端或禁用DCP。

该PR值得快速浏览以了解错误信息增强的设计决策，特别是如何将用户指导融入错误消息中。关注`cp_utils.py`中错误信息的重构，它展示了提升用户体验的简单但有效方法。

为KV offloading连接器添加shutdown方法，确保引擎关闭时资源被清理。

建议工程团队精读此PR，特别是vllm/v1/kv_offload/worker/cpu_gpu.py中的GPU传输同步实现和资源清理模式，可作为资源管理最佳实践的参考。