vllm-project/vllm

为CUDA图内存分析场景抑制KV缓存块数覆盖的误导性日志输出。

该PR变更直接、风险低，适合快速审阅。值得关注的设计决策是：通过新增可选参数而非全局标志来控制日志输出，保持了函数的灵活性和向后兼容性。

为ROCm平台的MLA双RMSNorm融合添加AITer版本兼容性检查，避免旧版本运行时崩溃。

该PR虽然改动量小，但揭示了vLLM在集成第三方内核库时的版本管理挑战，值得关注其优雅降级的设计模式。建议精读`vllm/_aiter_ops.py`中的版本探测实现，学习如何通过缓存和清晰错误消息处理外部依赖的不确定性。同时，可结合PR #39242理解完整的MLA双RMSNorm融合优化上下文。

将EPLB传输中的is_unchanged和is_received_locally数组整合到TransferMetadata类，简化函数签名。

建议精读以理解EPLB模块的数据结构设计如何通过`TransferMetadata`类简化接口，关注其如何将分散的元数据整合为单一对象，提升代码可读性和可维护性。

为LMCache MP连接器添加额外缓存令牌计数功能，支持请求输出中返回额外缓存令牌数。

该PR值得精读，重点关注： 1. 条件计算中`max(0, ...)`的设计决策，确保了数据的非负性。 2. 使用`getattr`安全访问`kv_transfer_params`的属性，避免了直接属性访问可能引发的异常。 3. 可结合历史PR（如#39242、#39616）理解LMCache和KV连接器的演进脉络。

ROCm Docker构建新增MoRI NIC后端支持

• 对于使用AMD NIC的ROCm用户，此PR提供了清晰的构建方式，值得采用。 • 对于vLLM基础镜像维护者，值得关注这种多阶段构建分离模式，在延长底层镜像生命周期和增加应用层灵活性之间做了良好平衡。 • 建议后续添加对其他NIC后端（如Broadcom BNXT）的支持时采用类似模式。

通过缓存源码哈希优化编译性能，减少重复的 inspect.getsource() 调用。

该 PR 值得精读，尤其是对于关注编译性能优化的工程师。重点关注 `_hash_source_cached` 的缓存设计决策，以及作者基于性能剖析拒绝更细粒度缓存的权衡思考。这展示了在热点路径上平衡缓存开销与收益的实用策略。

修复分布式MoE测试中缺失的LLM配置参数，避免测试失败。

该PR变更简单直接，无需深入精读。对于分布式测试开发者，可关注`max_model_len`和`max_num_seqs`参数在测试中的默认值选择，以及它们如何影响KV缓存配置的一致性验证。

移除基于广播的naive all2all实现，统一使用allgather_reducescatter后端。

该PR值得精读，展示了如何清理冗余代码和统一后端实现。重点关注设计决策：移除低效实现，使用标准替代，以及跨硬件平台（CPU、CUDA、XPU）的一致性调整。